首页 --> 教学资源 --> 课程设置   
专业基础实验室
实验室概况
课程设置
教学大纲
EDA中心
实验室概况
集成电路设计与集成系统专业课程设计
微电子专业课程设计
课程设置
超净工艺实验室
实验室概况
集成电路制造生产实习
半导体器件制造生产实习
课程设置
创新实践实验室
实验室概况
课程设置
 

序号

实验名称

学时数

实验性质

1

双极NPN晶体管设计

3

综合性、设计性

2

肖特基二极管设计

3

综合性、设计性

3

微电子器件电学特性模拟

3

综合性

4

集成电路版图剖面认知

3

综合性

5

基于运放的微分放大器版图设计

3

综合性、设计性

6

多级模拟放大器版图设计

3

综合性、设计性

7

集成电路版图逆向提取和电路原理图结构优化

3

综合性

8

集成电路版图设计规则验证

3

综合性

9

小规模集成电路原理图的布局优化设计及其虚拟测试分析技术

3

设计性

10

高密度多层布线双面印刷线路板优化设计

3

设计性

11

高密度多层布线双面印刷线路板电路原理图提取

3

综合性

12

布尔代数到数字逻辑电路原理图转换实现和模拟分析

3

综合性

13

小规模CMOS集成电路逻辑功能实现与性能分析

3

设计性

14

数字电路中基本逻辑单元电路应用性设计和功能模拟

3

设计性

15

集成数字计数器设计与版图实现

3

综合性、设计性

16

集成电路版图的逆向设计

3

综合性、设计性

17

组合逻辑电路版图优化设计

3

设计性

18

时序逻辑电路版图优化设计

3

设计性

19

数字电路设计和版图布局优化

3

设计性

20

多功能可编程逻辑器件设计与模拟

3

设计性

21

集成电路版图与电路原理图一致性检查

3

综合性

22

电路原理图与集成电路版图一致性检查

3

综合性

23

集成电路EDA工具的综合使用

3

综合性

24

专用集成电路版图设计基础实验

4

设计性

25

D-触发器版图设计、DRC

2

设计性

26

4×4移位寄存器版图设计、DRCLVS

4

设计性

27

一位全加器数字逻辑设计

2

设计性

28

四位超前进位加法器设计

4

设计性

29

8位可逆计数器Verilog设计与仿真

4

设计性

30

2BCD码到二进制的相互转换Verilog代码设计

4

设计性

31

时钟5分频Verilog设计、仿真、测试、电路综合

8

综合性

 

CpoyRight © 2008-2009 Smesy.xidian.edu.cn All Rights Reserved. 西安电子科技大学微电子学院实验教学中心 版权所有 技术支持:新势力网络
电话:029-88203307 88202505 邮箱:sme@mail.xidian.edu.cn 您是本站第 516 位访问者